Ｚ８０ＣＰＵアクセラレータに関する考察 ＃２２６　AYANY ◆設計概要◆ 　Ｚ８０ＣＰＵと物理的に差し替え可能な形状のボードとする。パソコン本体側はＣＰ Ｕ交換以外の改造はしない。また、Ｚ８０ＣＰＵを搭載しているマシンであれば機種を 選ばない。 　外部から見た場合は、本体内蔵クロックに同期して動作しており、アクセラレータ内 部は独自のクロックで高速化を図る。 ◆問題点◆ 　キャッシュ・メモリやローカルＲＡＭを搭載しないと高速化は殆ど図れないので、こ れらの搭載を検討する必要がある。しかし，これらについては、以下のような問題点が ある。 （１）キャッシュ・メモリに関しては、自己書き換えを行なうプログラムで問題が生じ る。 （２）メモリ・バンクの切り替えに対応できない。 （３）ローカルＲＡＭに関しては、本体内蔵ＲＡＭをバスから切り離せない限り、ダイ レクト・メモリ・アクセスによる読み出しが出来ない。 （４）キャッシュ・メモリやローカルＲＡＭのいづれにおいても、Ｚ８０ファミリ・チ ップのＣＰＵバス上のデータ解析に対応できない。 （５）キャッシュ・メモリやローカルＲＡＭのアクセス中の本体内蔵ＲＡＭのリフレッ シュが必要となる。 ◆対応策◆ （１）キャッシュ・メモリ 　ローカルＲＡＭを採用し、うち先頭の６４ＫＢを命令キャッシュとデータ・キャッシ ュを区別しないダイレクト・マップ方式のキャッシュ・メモリとして使用する。これに より、キャッシュは本体メモリのアドレスと１対１で対応したものとなる。 （２）ＤＩＰ−ＳＷによる選択 　メモリ領域をいくつかのブロックに分割し、ＤＩＰ−ＳＷにより各ブロック毎にキャ シュのＯＮ／ＯＦＦを設定する。また、ＣＰＵリセット時には、キャッシュをクリアす る。 ＯＮ キャッシュ有効 条件付きＯＮ キャッシュ有効（Ｉ／Ｏ命令の直前にキャッシュ・クリア） ＯＦＦ キャッシュ無効 （３）内蔵ＲＡＭとの整合 　キャッシュはライト・スルー方式を採用する。周辺回路からバス要求があった場合は バス解放中に平行してキャッシュのクリア処理を行なう。そのため、キャッシュ・メモ リはパソコン本体バスから切り離しておく。 （４）２バイト命令 　ＲＥＴＩ命令はキャッシュ・メモリに積まない。また、２バイト命令のオペコードの うち１バイトがキャッシュＯＦＦ領域にある場合は、その命令はキャッシュ・メモリに 積まない。 （キャッシュＯＮ領域を挟んでその直前と直後の各１バイトの計２バイト、もしくは、 キャッシュＯＮ領域の直後の２バイトがＲＥＴＩ命令と誤認される恐れを考慮しなけれ ばならない。さらに、他命令の２バイト目とＲＥＴＩ命令の１バイト目が１つの命令と 誤認されてＲＥＴＩ命令が検出されない恐れについても同様である。） （５）リフレッシュ 　パソコン本体内蔵ＲＡＭを定期的にリフレッシュする。 ◆その他◆ （１）ローカルＲＡＭ 　Ｚ８０未定義命令を用いてローカルＲＡＭにアクセス出来るようにしておきます。た だし、アプリケーションで直接この未定義命令を使用することは禁止します。そうする と、例えば、専用のＲＡＭディスク・ドライバを用意することでアクセラレータ上に高 速ＲＡＭディスクを確保することができます。 ローカルＲＡＭ 内蔵ＲＡＭ ＋―――――――――――＋ ＋―――＋ ００００００００｜ ｜ ００００｜ ｜ ｜ キャッシュ・メモリ ｜ → ｜メイン｜ ００００ＦＦＦＦ｜ ｜ ＦＦＦＦ｜ ｜ ＋―――――――――――＋ ＋―――＋ ０００１００００｜ ｜ ｜ キャッシュ用フラグ ｜ ０００１１ＦＦＦ｜ ｜ ＋―――――――――――＋ ０００１２０００｜ ｜ ｜ 空き ｜ ０００１ＦＦＦＦ｜ ｜ ＋―――――――――――＋ ０００２００００｜ ｜ ｜ スタック領域 ｜ ０００２ＦＦＦＦ｜ ｜ ＋―――――――――――＋ ０００３００００｜ ｜ ｜ 空き ｜ ？？？？？？？？｜ ｜ ＋―――――――――――＋ （２）ＤＭＡ 　アクセラレータ上にＺ８０ＤＭＡ互換のコントローラを用意して、その機能のＯＮ／ ＯＦＦとＩ／Ｏアドレスの設定をＤＩＰ−ＳＷで出来るようにすれば、本体内蔵ＤＭＡ による速度低下を抑えることが出来る。 （３）スタック 　スタック専用ＲＡＭを６４ＫＢ用意し、これのＯＮ／ＯＦＦを設定するようにすれば ＰＵＳＨ時の速度低下を抑えることが出来る。 ［ＥＯＦ］